基板の応力を考える

こんばんわ！
おそらく、連投ではこれが最後の記事になると思います。

数カ月前にcronos_svさんと基板に対して部品を実装する時、応力に敏感なデバイスはどのように配置すればよいかを相談したのが事の発端でした。
応力を実際に見ることは難しいので、大学の環境を利用しAutodesk Inventor2014にて構造解析を行いました。

3Dモデリングをやったことがなく、かなり戸惑いながらも何とかかんとか結果を掲載できる程度にはなりました。
基板の材質は特性が近そうなGFRCとし、厚さは1.6mm、荷重は0.100Nとしました。

■長穴を用いた応力分散
直近で頒布した電源回路の基板で用いた長穴による応力分散をシュミレーションしてみました。

荷重


固定面


フォンミース応力


応力分散の結果、最も荷重の影響を受けないで済むのは長穴と平行する箇所でした。
この結果から頒布した電源回路の基準電圧ICの位置は不適切だということがわかります。


■片持ちSIP基板による応力分散
本体基板に対してピンヘッダなどで別の小型基板を搭載することを想定したシュミレーションをしてみました。
応力に敏感なデバイスを小型基板に実装し、応力を受けさせないことが目標です。
L字ピンの材質は銅としてシュミレーションを行いました。

荷重


固定面


フォンミース応力


シュミレーション結果を見たとおり、殆ど応力が発生していません。
解析手法を間違えたのかもしれませんが、ほかの歪等を見た感じ正しくシュミレーションできていそうでした。

一目瞭然の結果ですが、応力に敏感なデバイスを用いる時は片持ちSIPにするほうが性能面では良さそうです。

気になることとして、機械系の友人が言っていた1Nぐらいかけないと大きな差が出ない場合は、本当に影響があるのかどうかよく考えてと言われました。
確かに、長穴で応力分散しても分散はできていますし、現実的にそれだけの荷重をすることがあるのか・・・

というところは曖昧です。
しかしながら、片持ちSIPにしておけば取り敢えず大丈夫であろうという安心感は大きいです。

シュミレーション結果を含めもう一度よく考えてみたいと思います。
それでわ！